This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant(s):

TOKUNAGA, Yuichi

Application No.:

Group:

Filed:

July 2, 2001

Examiner:

For:

MULTIPROCESSOR APPARATUS

LETTER

Assistant Commissioner for Patents Box Patent Application Washington, D.C.

July 2, 2001 0649-0793P-SP

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55(a), the applicant hereby claims the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2001-006251

01/15/01

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to deposit Account No. 02-2448 for any additional fees required under 37 C.F.R. 1.16 or under 37 C.F.R. 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWAKT SCH & BIRCH, LLP

By:

MICHAEL R. MUTTER Reg. No. 29,680

P. O. Box 747

Falls Church, Virginia 22040-0747

Attachment (703) 205-8000 /kw

TOKUNAGA, Yuichi July Z, 2001 BSKB, LLP

日本国特許 PATENT OFFICE

PATENT OFFICE
JAPANESE GOVERNMENT

(703) 205-8000 0649-0793P

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2001年 1月15日

出 願 番 号 Application Number:

特願2001-006251

出 願 人 Applicant (s):


三菱電機株式会社

2001年 3月 2日

特許庁長官 Commissioner, Patent Office







【書類名】

特許願

【整理番号】

527976JP01

【提出日】

平成13年 1月15日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 1/32

G06F 1/26

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

徳永 雄一

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100102439

【弁理士】

【氏名又は名称】

宮田 金雄

【選任した代理人】

【識別番号】

100092462

【弁理士】

【氏名又は名称】

高瀬 彌平

【手数料の表示】

【予納台帳番号】

011394

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

要

【物件名】

要約書 1

【プルーフの要否】

テルル

【書類名】 明細書

【発明の名称】 マルチプロセッサ装置

【特許請求の範囲】

【請求項1】 高速で動作する高速プロセッサと、

低速で動作する低速プロセッサと、

処理すべきアプリケーションに基づいて、前記高速プロセッサ及び前記低速プロセッサの活性化、非活性化を制御する活性制御手段と

を備えることを特徴とするマルチプロセッサ装置。

【請求項2】 処理すべきアプリケーションを前記プロセッサのうちどのプロセッサで処理すべきかを判別する処理判別手段を備えると共に、

前記活性制御手段は、前記処理判別手段による判別結果に基づいて前記高速プロセッサ及び低速プロセッサの活性化、非活性化を制御する ことを特徴とする請求項1記載のマルチプロセッサ装置。

【請求項3】 前記高速プロセッサを接続する高速バスと前記低速プロセッサを接続する低速バスとを接続するバス接続手段を備えると共に、

前記バス接続手段は、メモリが接続され、そのメモリと前記高速バスとの接続 と切断とを切り替える切替手段を有することを特徴とする請求項1~2記載のマ ルチプロセッサ装置。

【請求項4】 前記アプリケーションを前記高速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記高速バスに接続し、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記低速バスに接続することを特徴とする請求項1~2記載のマルチプロセッサ装置。

【請求項5】 前記アプリケーションを前記低速プロセッサで処理するため に必要なデータ及びプログラムを、前記高速バスに接続されたメモリから前記低 速バスに接続されたメモリに転送するために必要なデータ及びプログラムを格納 するメモリを備えることを特徴とする請求項4記載のマルチプロセッサ装置。

【請求項6】 前記高速バスに接続されたメモリから前記低速バスに接続されたメモリに、前記アプリケーションを前記低速プロセッサで処理するために必

要なデータ及びプログラムを転送するDMA回路を備えることを特徴とする請求 項4記載のマルチプロセッサ装置。

【請求項7】 前記低速プロセッサが、前記高速バスに接続されたメモリから、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを転送することを特徴とする請求項4記載のマルチプロセッサ装置。

【請求項8】 前記活性制御手段は、前記各プロセッサのクロックを起動及び停止するクロック切替手段を有することを特徴とする請求項1~7記載のマルチプロセッサ装置。

【請求項9】 前記活性制御手段は、前記各プロセッサの電源を起動及び停止する電源切替手段を有することを特徴とする請求項1~7記載のマルチプロセッサ装置。

【請求項10】 前記低速プロセッサは、前記アプリケーションを低速で処理するために必要最低限の機能のみを有することを特徴とする請求項1~9記載のマルチプロセッサ装置。

【請求項11】 前記低速プロセッサは、動作電圧を低く設定し、かつクロック周波数も遅く設定することを特徴とする請求項1~10記載のマルチプロセッサ装置。

【請求項12】 前記バス接続手段は、レジスタを有するとともに、前記処理判別手段による判別結果に基づいて前記レジスタを変更し、

前記活性制御手段は、前記レジスタに基づいて前記プロセッサの活性化状態を 制御することを特徴とする請求項2記載のマルチプロセッサ装置。

【請求項13】 前記低速プロセッサは、前記アプリケーション処理完了後、前記活性制御手段に自プロセッサの非活性を要求すること特徴とする請求項1~12記載のマルチプロセッサ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、携帯電話、ノートパソコン等の低消費電力の要求が高い情報処理

装置及びLSI内部に用いられるマルチプロセッサ装置に関するものである。

[0002]

【従来の技術】

情報処理装置の低消費電力化を図る方法として、クロックや電圧を下げる手段がある。

図7は、例えば、特開平8-211960号公報に示された従来のマイクロコンピュータにおける低消費電力化手段の機能構成図である。図7において、201はCPU、202は電圧及びクロックを制御する制御回路、203は制御回路 202からの制御信号SG1、SG2に基づいて、高い周波数のクロックCK0 あるいは低い周波数のクロックCK1のいずれかを選択するクロック選択回路、204は制御回路202からの制御信号SG1、SG2に基づいて、高い電圧V0あるいは低い電圧 V_1 のいずれかを選択する電源電圧選択回路である。

[0003]

また、制御回路202は、CPUからの割り込み要因の種類に応じてレジスタを選択する選択部221と、CPUからの割り込み要因の種類に対応した値を保持するレジスタ222、223、224と、選択部221が選択したレジスタの値をデコードするデコード部225とからなる。

[0004]

なお、割り込み要因の種類は第1、第2、第3の3種類あり、第1及び第3は 高速クロックで処理を行う必要があり、第2は高速クロックで処理を行う必要が ないものである。この割り込み要因の種類に対応した値を保持するレジスタ22 2、223、224それぞれの内容は、"1"、"0"、"1"である。

[0005]

次に動作について説明する。CPU201が低速クロックで動作中に高速クロックで処理を行う必要のある第1の割り込み要因に応じた信号を選択部221に与えた場合、選択部221は対応するレジスタ222を選択し、レジスタ222の値"1"をデコード部225に与える。デコード部225は"1"を与えられた場合、制御信号SG1、SG2をそれぞれ"1"、"0"としてクロック選択回路203及び電源電圧選択回路204に出力する。制御信号SG1"1"、S

G 2 " 0 " を与えられたクロック選択回路 2 0 3 は、高い周波数のクロック C K $_0$ を選択して C P U 2 0 1 に与え、制御信号 S G 1 " 1 " 、 S G 2 " 0 " を与えられた電源電圧選択回路 2 0 4 は、高い電圧 V_0 を選択して C P U 2 0 1 に与える。このようにして、 C P U 2 0 1 は、高い周波数のクロック C K $_0$ と高い電圧 V_0 を与えられ、高速で割り込み処理を行う。

[0006]

また、CPU201が高速クロックで動作中に高速クロックで処理を行う必要のない第2の割り込み要因に応じた信号を選択部221に与えた場合、選択部221は対応するレジスタ223を選択し、レジスタ223の値"0"をデコード部225に与える。デコード部225は"0"を与えられた場合、制御信号SG1、SG2をそれぞれ"0"、"1"としてクロック選択回路203及び電源電圧選択回路204に出力する。制御信号SG1"0"、SG2"1"を与えられたクロック選択回路203は、低い周波数のクロックCK1を選択してCPU201に与え、制御信号SG1"0"、SG2"1"を与えられた電源電圧選択回路204は、低い電圧 V_1 を選択してCPU201に与える。このようにして、CPU201は、低い周波数のクロックCK1と低い電圧 V_1 を与えられ、低速で割り込み処理を行うため、電力消費は少ない。

[0007]

【発明が解決しようとする課題】

電力はクロックの周波数、電圧、回路の容量に比例するものであるが、近年では、CPUパイプライン処理や大容量キャッシュ等、高速化とともにハードウェア機能が増え回路規模が増大する傾向にある。したがって、このような容量の大きい回路では、従来技術のようにクロックの周波数と電圧を下げただけでは、消費電力を十分に低減することはできなかった。

[0008]

また、従来技術では、電源電圧の切替において、電圧遷移中は素子の遅延特性 も遷移するため、タイミング保証が難しく、信頼性が低下する問題があった。

[0009]

また、従来技術では、クロックの切替において、電圧遷移中は素子の遅延特性

も遷移するため、タイミング保証が難しく、信頼性を保つには冗長な回路が必要 となるという問題があった。

[0010]

本発明は上記のような問題点を解決するためになされたもので、信頼性が高く 、回路規模が大きくても消費電力を十分に低減することのできるマルチプロセッ サ装置を提供することを目的とする。

[0011]

【課題を解決するための手段】

本発明に係わるマルチプロセッサ装置は、高速で動作する高速プロセッサと、 低速で動作する低速プロセッサと、処理すべきアプリケーションに基づいて、前 記高速プロセッサ及び前記低速プロセッサの活性化、非活性化を制御する活性制 御手段とを備えるものである。

[0012]

また、処理すべきアプリケーションを前記プロセッサのうちどのプロセッサで 処理すべきかを判別する処理判別手段を備えると共に、前記活性制御手段は、前 記処理判別手段による判別結果に基づいて前記高速プロセッサ及び低速プロセッ サの活性化、非活性化を制御するものである。

[0013]

また、前記高速プロセッサを接続する高速バスと前記低速プロセッサを接続する低速バスとを接続するバス接続手段を備えると共に、前記バス接続手段は、メモリが接続され、そのメモリと前記高速バスとの接続と切断とを切り替える切替手段を有するものである。

[0014]

また、前記アプリケーションを前記高速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記高速バスに接続し、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記低速バスに接続するものである。

[0015]

また、前記低速プロセッサが、前記高速バスに接続されたメモリから前記低速

バスに接続されたメモリに、前記アプリケーションを前記低速プロセッサで処理 するために必要なデータ及びプログラムを転送するために必要なデータ及びプロ グラムを格納するメモリを備えるものである。

[0016]

また、前記高速バスに接続されたメモリから前記低速バスに接続されたメモリに、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを転送するDMA回路を備えるものである。

[0017]

また、前記低速プロセッサが、前記高速バスに接続されたメモリから、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを転送するものである。

[0018]

また、前記活性制御手段は、前記各プロセッサのクロックを起動及び停止する クロック切替手段を有するものである。

[0019]

また、前記活性制御手段は、前記各プロセッサの電源を起動及び停止する電源 切替手段を有するものである。

[0020]

また、前記低速プロセッサは、前記アプリケーションを低速で処理するために 必要最低限の機能のみを有するものである。

[0021]

また、前記低速プロセッサは、動作電圧を低く設定し、かつクロック周波数も 遅く設定するものである。

[0022]

また、前記バス接続手段は、レジスタを有するとともに、前記処理判別手段による判別結果に基づいて前記レジスタを変更し、前記活性制御手段は、前記レジスタに基づいて前記プロセッサの活性化状態を制御するものである。

[0023]

また、前記低速プロセッサは、前記アプリケーション処理完了後、前記活性制

御手段に自プロセッサの非活性を要求するものである。

[0024]

【発明の実施の形態】

実施の形態 1.

図1は、本発明に係わるマルチプロセッサ装置の実施の形態1における機能構成図である。

図1において、1は高速プロセッサ、2はメモリ、3は高速プロセッサ1とメモリ2とを接続する高速バス、4は低速プロセッサ、5 a、5 bは I / Oモジュール、6は低速プロセッサ4と I / Oモジュール 5 a、5 bとを接続する低速バスとしての周辺バス、7は高速バスと周辺バスとを接続するバス接続手段としてのバスアダプタ、8は高速プロセッサ1と低速プロセッサ4の動作、停止を制御する活性制御手段である。

[0025]

ここで、高速プロセッサ1は、高速かつ高負荷な処理を行うことのできる回路 規模の大きいプロセッサとする。

一方、低速プロセッサ4は、キャッシュを持たず、パイプライン段数も減らしたハードウェア構成とし、高速プロセッサ1と比較して回路規模の小さいプロセッサとする。さらに、低速プロセッサ4の動作電圧を、高速プロセッサ1の動作電圧よりも低く設定しているが、これは遅延増大の原因となる。しかし、本発明に係わるマルチプロセッサ装置では、低速プロセッサの動作電圧を低く設定すると同時に、クロックの周波数も遅く設定することで、この問題を解決している。

[0026]

また、バスアダプタ7は制御用のレジスタ71を内蔵し、活性制御手段8は、 高速プロセッサ1及び低速プロセッサ4に供給するクロックのON/OFFを切り替える切替部81a、81bを備える。

[0027]

図1に示すように、本実施の形態1では、高速処理が必要な構成は高速バス3 に接続して高速プロセッサ1により処理するようにし、高速処理が必要でない構 成は周辺バス6に接続して低速プロセッサ4により処理するようにし、さらに、

特2001-006251

バスアダプタ7により高速バス3と周辺バス6との処理速度差を吸収して、異なるバスに接続された構成同士間のアクセスを可能としている。

[0028]

次に動作について説明する。

図2は、本発明に係わるマルチプロセッサ装置の実施の形態1における各プロセッサの動作状態を示す説明図である。

[0029]

標準状態では、活性制御手段8の切替部81 a は高速クロック供給に、切替部81 b は停止状態に切り替えられている。したがって、高速プロセッサ1は、メモリ2から命令コードを読み出し、所定のアプリケーションを実行し(図2におけるS1)、低速プロセッサ4はクロック供給されずに非活性状態となっている。また、高速プロセッサ1は、バスアダプタ7を経由してI/Oモジュール5 a、5 b にもアクセスし、キーボードやディスプレイ等の外部インタフェースの制御も行う。

[0030]

高速プロセッサ1のアプリケーションは、例えばオペレーティングシステムで管理する。外部割り込みやタイマー起動等によって新たなアプリケーションの実行が要求されると(図2におけるS2)、オペレーティングシステムは、実行しようとするアプリケーションが高速プロセッサ1で実行するものか、低速プロセッサ4で実行するものかを判別する(図2におけるS3)。判別の手法として、アプリケーション毎に負荷のランク付けをしておき、ある負荷ランク以下のものを低速プロセッサ4へ割り当てる方法がある。また別の方法として、高速プロセッサ1で実行しているアプリケーションの数や種類から処理負荷を監視し、低速プロセッサ4で実行できる負荷に低下したところでアプリケーションを低速プロセッサ4で実行できる負荷に低下したところでアプリケーションを低速プロセッサ4へ割り当てる方法もある。

[0031]

オペレーティングシステムが、新しいアプリケーションを低速プロセッサ4で 実行するものと判断すると、高速プロセッサ1はバスアダプタ7のレジスタ71 ヘライトアクセスし、低速プロセッサ4用のビット(図示せず)を、活性化を示 す値にセットする(図2におけるS4)。レジスタ71の低速プロセッサ4用ビットの活性化を示す値への変更が活性制御手段8へ信号通知され、これにより切替部81bは低速クロック側にスイッチを切り替え、低速プロセッサ4へクロックが供給される(図2におけるS5)。

[0032]

低速プロセッサ4は、クロックが供給されると低速プロセッサ自身を初期化するリセットを行い、メモリ2から命令を読み出す。高速プロセッサ1は、予め低速プロセッサ4が実行する初期化プログラムをメモリ2上に用意しておき、初期化プログラム完了後新しいアプリケーションプログラムへジャンプするようにしておく。これにより、低速プロセッサ4はメモリ2に従い、初期化及び新しいアプリケーションの実行を開始する(図2におけるS6)。

[0033]

低速プロセッサ4に新しいアプリケーションの処理を割り当てることにより、 高速プロセッサ1の処理するアプリケーションが終了してアイドル状態となった とき、高速プロセッサ1はバスアダプタ7のレジスタ71へライトアクセスし、 高速プロセッサ4用のビット(図示せず)の値を変更する(図2におけるS7) 。レジスタ71の高速プロセッサ用ビットの値変更が活性制御手段8へ信号通知 され、これにより切替部81aはクロック停止の側にスイッチを切り替え、高速 プロセッサ1のクロックが停止される(図2におけるS8)。

[0034]

低速プロセッサ4は、割り当てられたアプリケーションを実行終了すると、バスアダプタ7のレジスタ71ヘライトアクセスし、低速プロセッサ4用ビットの非活性を示す値にセットする(図2におけるS9)。レジスタ71の低速プロセッサ4用ビットの非活性を示す値への変更が活性制御手段8へ信号通知され、これにより切替部81bはクロック停止の側にスイッチを切り替え、低速プロセッサ4のクロックが停止される(図2におけるS10)。

[0035]

外部要因、あるいはタイマ等の新たなCPU処理要求要因が起動されると、割り込み信号で通知される(図2におけるS11)。活性制御手段8はこの信号を

監視しているため、割り込み信号が発生したときに切替手段81aを高速クロックに切り替え、高速プロセッサ1を活性化する(図2におけるS12)。高速プロセッサ1は非活性化した後の処理から再起動する。高速プロセッサ1は、レジスタ71の値に関係なく、割り込み信号が発生したら起動される。

[0036]

そして、オペレーティングシステムは、割り込み信号により新たに発生したアプリケーションが高速プロセッサ1で実行するものか、低速プロセッサ4で実行するものかを判別し(図2におけるS13)、高速プロセッサ1で実行するものと判断すると、高速プロセッサ1は新しいアプリケーションの実行を開始する(図2におけるS14)。

[0037]

以上説明したように、高速バスに接続された高速プロセッサと、低速バスに接続された低速プロセッサと、高速バスと低速バスとを接続するバスアダプタと、アプリケーションをどのプロセッサで処理すべきか判別するオペレーティングシステムと、オペレーティングシステムの判別結果に基づいて、アプリケーション処理を実行するプロセッサのクロックを起動し、それ以外のプロセッサのクロックを停止する活性制御手段とを備えることにより、高速プロセッサ1及び低速プロセッサ4においてアプリケーションの処理をしていない間はクロックを停止するので、クロックを停止したプロセッサの分の消費電力を低減することができ、特に高速プロセッサ1のクロックを停止した場合、大幅に消費電力を低減することができる。

[0038]

つまり、低負荷のアプリケーション等を低速プロセッサ4に割り当て、高速プロセッサ1がアイドル状態となったら高速プロセッサ1のクロックを停止することにより、消費電力の大きい高速プロセッサ1は非活性となり、回路動作が無くなることで高速プロセッサ1の消費電力を削減できる(図2における低電力期間)。

[0039]

低速プロセッサ4は、上述のように消費電力を決定する回路規模、電圧、クロ

特2001-006251

ック周波数のいずれも低減しており、高速プロセッサ1と比較して、より小さな 消費電力で動作することができるため、高速プロセッサ1が非活性で、低速プロ セッサ1だけが動作している間の消費電力は非常に小さい。

[0040]

さらに、低速プロセッサ4がアイドル状態となったら低速プロセッサ4のクロックを停止することにより、低速プロセッサ4は非活性となり、低速プロセッサ4の消費電力も削減できる(図2における超低電力期間)。このとき、消費電力を最も低減することができる。

[0041]

なお、本実施の形態1では、従来技術のようにクロックを高速から低速に切り替えるのではなく、高速プロセッサ、低速プロセッサそれぞれ独立して、クロックの起動及び停止を行っているため、信頼性の高いマルチプロセッサ装置を提供することができる。

[0042]

なお、本実施の形態1では、非活性をクロックの停止で実現させたが、両プロセッサへの供給電源を停止することで非活性とすることもできる。この場合、活性制御手段8の入力はクロックの代わりに電源電圧となり、出力は高速プロセッサ1、低速プロセッサ4の電源へそれぞれ接続される。高速プロセッサ1は、電源停止前の状態を保持するために内部状態をメモリへバックアップし、再起動時に復元する。これにより、非活性時のプロセッサの消費電力を0にすることができる。

[0043]

また、本実施の形態1では、高速プロセッサ1と低速プロセッサ4との活性/非活性を独立して切り替えていたが、1回のレジスタ71へのアクセスで高速プロセッサ1の非活性及び低速プロセッサ4の活性とを排他的に切り替えるようにしてもよい。この場合、オペレーティングシステムは、高速プロセッサ1がアイドル状態になったときにレジスタ71にアクセスし、高速プロセッサ1を非活性、低速プロセッサ4を活性とする。これによりレジスタアクセスの回数を削減することができる。

[0044]

また、本実施の形態1では、オペレーティングシステムが、処理すべきアプリケーションを低速プロセッサ及び高速プロセッサのうちどちらのプロセッサで処理すべきかを判別する場合について説明したが、判別できればこれに限られず、高速プロセッサ上のS/WやH/Wにより判別するようにしても、或いは高速プロセッサとは別にこれらを設けて判別するようにしても、同様の効果を得ることができる。

[0045]

また、本実施の形態1では、高速プロセッサ1と低速プロセッサ4とがそれぞれ一つずつ存在するマルチプロセッサ装置について説明したが、高速プロセッサ1、低速プロセッサ4が複数存在する場合でも同様の効果を得ることができる。

[0046]

実施の形態2.

上記実施の形態1では、メモリ2が高速プロセッサ1と同じ高速バス3に接続された場合について説明したが、本実施の形態2ではメモリ2がバスアダプタ7を介して接続される場合について説明する。

図3は、本発明に係わるマルチプロセッサ装置の実施の形態2における機能構成図である。メモリ2の接続場所が異なる点、バスアダプタ7が切替手段72を 有する以外は図1と同様である。

[0047]

つまり、図3の例では、バスアダプタ7を介してメモリ2を接続し、メモリ2は、周辺バス6、バスアダプタ7を介して低速プロセッサと常に接続されている。また、メモリ2は、高速バス3、バスアダプタ7を介して接続されているが、切替手段72により高速バス3からのアクセスを切断できるようにしている。この場合、高速プロセッサ1を活性化し低速プロセッサ4を非活性化している間は切替手段72をオンにし、高速プロセッサ1からメモリ2へアクセスできるようにする。また、高速プロセッサ1を非活性化し低速プロセッサ4を活性化している間は切替手段72をオフにし、低速プロセッサ4からのみメモリ2へアクセスできるようにする。

[0048]

以上説明したように、バスアダプタにメモリを接続し、メモリと高速バスとの接続と切断とを切り替える切替手段を有することにより、高速プロセッサ1の非活性時には、高速プロセッサ1だけでなく高速バス3も非活性にすることができ、より消費電力を低減することができる。

[0049]

実施の形態3.

上記実施の形態では、メモリ2を高速プロセッサ1及び低速プロセッサ4で共 有使用する場合について説明したが、本実施の形態3では、高速プロセッサ1用 、低速プロセッサ4用のメモリをそれぞれ別に設ける場合について説明する。

[0050]

図4は、本発明に係わるマルチプロセッサ装置の実施の形態3における機能構成図である。図4において、9は周辺バス6に接続されるメモリ、10は周辺バスに接続され、低速プロセッサ4を初期化するための初期化プログラムを格納する初期化用メモリ、82aはメモリ2の活性化を制御するための切替手段、82bはメモリ9の活性化を制御するための切替手段、101は高速プロセッサ1、メモリ2、高速バス3及びバスアダプタ7の高速バスインタフェース部(図示せず)を含む高速処理部、102は低速プロセッサ4及びメモリ9を含む低速処理部である。

[0051]

次に動作について説明する。

図5は、本発明に係わるマルチプロセッサ装置の実施の形態3における各プロセッサの動作状態を示す説明図である。

[0052]

標準状態では、高速プロセッサ1が、メモリ2から命令コードを読み出し、所定のアプリケーションを実行する(図5におけるS21)。外部割り込みやタイマー起動等によって新たなアプリケーションの実行が要求されると(図5におけるS22)、オペレーティングシステムは、実行しようとするアプリケーションが高速プロセッサ1で実行するものか、低速プロセッサ4で実行するものかを判

÷.

別し(図5におけるS23)、低速プロセッサ4で実行するものと判断すると、 高速プロセッサ1はバスアダプタ7のレジスタ71ヘライトアクセスし、低速処 理部102用のビット(図示せず)を、活性化を示す値にセットする(図5にお けるS24)。レジスタ71の低速処理部102用ビットの活性化を示す値への 変更が活性制御手段8へ信号通知され、これにより切替部81bは低速クロック 側にスイッチを切り替え、低速プロセッサ4へクロックが供給され、また切替部 82bは電源をオンし、メモリ9への電源が供給される(図5におけるS25)

[0053]

低速プロセッサ4は、初期化用メモリ10に格納されている初期化プログラムを実行する(図5におけるS26)。本プログラムには、新しいアプリケーション実行に必要なプログラム及びデータをメモリ2からメモリ9へ転送するための命令が記述されている。低速プロセッサ4は、初期化プログラムに従って必要なプログラム及びデータをメモリ2からメモリ9にコピーする。コピー終了後、低速プロセッサ4はメモリ9の内容に従って新しいアプリケーションを実行する(図5におけるS27)。

[0054]

低速プロセッサ4に新しいアプリケーションの処理を割り当てることにより、高速プロセッサ1の処理するアプリケーションが終了してアイドル状態となったとき、高速プロセッサ1はバスアダプタ7のレジスタ71へライトアクセスし、高速処理部101用のビット(図示せず)の値を変更する(図5におけるS28)。レジスタ71の高速処理部用ビットの値変更が活性制御手段8へ信号通知され、これにより切替部81aはクロック停止の側にスイッチを切り替え、高速プロセッサ1及び高速バス3のクロックが停止される。また同時に、切替手段82aは低電圧側にスイッチを切り替え、メモリ2の電源がデータ保持はできるがアクセスはできない状態となる(図5におけるS29)。

[0055]

低速プロセッサ4は、割り当てられたアプリケーションを実行終了すると、バスアダプタ7のレジスタ71ヘライトアクセスし、低速処理部102用ビットの

非活性を示す値にセットする(図5におけるS30)。レジスタ71の低速処理 部102用ビットの非活性を示す値への変更が活性制御8へ信号通知され、これ により切替部81bはクロック停止の側にスイッチを切り替え、低速プロセッサ 4のクロックが停止される。また同時に、切替手段82bは電源切断側にスイッ チを切り替え、メモリ9の電力供給が停止される(図5におけるS31)。

[0056]

外部要因、あるいはタイマ等の新たなCPU処理要求要因が起動されると、割り込み信号で通知される(図5におけるS32)。活性制御手段8はこの信号を監視しているため、割り込み信号が発生したときに切替手段81aを高速クロックに、切替手段82aを標準電源に切り替え、高速処理部101を活性化する(図5におけるS33)。高速プロセッサ1は非活性化した後の処理から再起動する。高速プロセッサ1は、レジスタ71の値に関係なく、割り込み信号が発生したら起動される。

[0057]

そして、オペレーティングシステムは、割り込み信号により新たに発生したアプリケーションが高速プロセッサ1で実行するものか、低速プロセッサ4で実行するものかを判別し(図5におけるS34)、高速プロセッサ1で実行するものと判断すると、高速プロセッサ1は新しいアプリケーションの実行を開始する(図5におけるS35)。

[0058]

以上説明したように、アプリケーションを高速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを高速バスに接続し、アプリケーションを低速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを低速バスに接続することにより、高速処理部101を全て非活性化することができるので、低負荷時の消費電力を大幅に低減することができる。

[0059]

つまり、低負荷のアプリケーション等を低速プロセッサ4に割り当て、高速プロセッサ1がアイドル状態となったら高速処理部101を非活性とすることにより、回路動作が無くなるので、メモリ2や高速バス3を含む高速処理部101の

消費電力を削減できる(図5における低電力期間)。

[0060]

ここで、メモリ9は、低速プロセッサ4が実行するアプリケーションに必要な容量だけを用意するため、全てのアプリケーションプログラム、オペレーティングシステムを格納したメモリ2に比べてわずかな容量でよい。メモリの消費電力を決定する容量が小さいため、低速処理部102だけが動作している間の消費電力は小さい。

[0061]

さらに、低速プロセッサ4がアイドル状態となったら低速プロセッサ4のクロックを停止することにより、低速プロセッサ4は非活性となり、低速プロセッサ4及びメモリ9の消費電力も削減できる(図5における超低電力期間)。このとき、消費電力を最も低減することができる。

[0062]

なお、本実施の形態3では、メモリ9へのプログラム転送を低速プロセッサ4が行ったが、DMAコントローラを用いて行っても同様の効果を得ることができる。

図6は、本発明に係わるマルチプロセッサ装置の実施の形態3における別の機能構成図である。図6は、上述の図4にDMAコントローラ11を加え、初期化用メモリ10を除いたものであり、その他は図4と同様である。高速プロセッサ1からDMAコントローラ11に、メモリ2からメモリ9へのプログラム及びデータの転送を起動することで、実際の転送処理はDMAコントローラ11が実行する。これにより、低速プロセッサ4の処理負荷を増加することなしにプログラム及びデータの転送を行うことができる。

[0063]

また、DMAコントローラも初期化用メモリ10も用いずに、低速プロセッサ 4がメモリ2からメモリ9へのプログラム及びデータの転送を行っても同様の効果を得ることができる。

[0064]

【発明の効果】

以上説明したように、高速で動作する高速プロセッサと、低速で動作する低速 プロセッサと、処理すべきアプリケーションに基づいて、前記高速プロセッサ及 び前記低速プロセッサの活性化、非活性化を制御する活性制御手段とを備えるこ とにより、非活性化されたプロセッサの分の消費電力を削減でき、特に高速プロ セッサを非活性化した場合、大幅に消費電力を低減することができる。

[0065]

高速で動作する高速プロセッサと、低速で動作する低速プロセッサと、処理すべきアプリケーションに基づいて、前記高速プロセッサ及び前記低速プロセッサの活性化、非活性化を制御する活性制御手段とを備える基づいて制御することにより、アプリケーション毎に適切に処理でき、適切に消費電力を低減することができる。

[0066]

また、前記高速プロセッサを接続する高速バスと前記低速プロセッサを接続する低速バスとを接続するバス接続手段を備えると共に、前記バス接続手段は、メモリが接続され、そのメモリと前記高速バスとの接続と切断とを切り替える切替手段を有することにより、高速プロセッサ停止時に高速バスも停止することができ、更に消費電力を低減することができる。

[0067]

また、前記アプリケーションを前記高速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記高速バスに接続し、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを格納するメモリを前記低速バスに接続することにより、高速プロセッサ停止時に高速バス及び高速バス接続メモリも停止することができ、更に消費電力を低減することができる。

[0068]

また、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを、前記高速バスに接続されたメモリから前記低速バスに接続されたメモリに転送するために必要なデータ及びプログラムを格納するメモリを備えることにより、低速プロセッサ動作時に転送するプログラム量が低減でき

、低速プロセッサの負荷を軽減することができる。

[0069]

また、前記高速バスに接続されたメモリから前記低速バスに接続されたメモリに、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを転送するDMA回路を備えることにより、高速プロセッサから低速プロセッサへの処理切り替え時の低速プロセッサの処理負荷を軽減することができる。

[0070]

また、前記低速プロセッサが、前記高速バスに接続されたメモリから、前記アプリケーションを前記低速プロセッサで処理するために必要なデータ及びプログラムを転送することにより、特別な回路なしで消費電力の更なる低減を実現することができる。

[0071]

また、前記活性制御手段は、前記各プロセッサのクロックを起動及び停止する クロック切替手段を有することにより、クロック停止で高速プロセッサを非活性 化でき、消費電力を低減することができる。

[0072]

また、前記活性制御手段は、前記各プロセッサの電源を起動及び停止する電源 切替手段を有することにより、電源停止で高速プロセッサを非活性化でき、消費 電力を低減することができる。

[0073]

また、前記低速プロセッサは、前記アプリケーションを低速で処理するために必要最低限の機能のみを有することにより、回路規模が削減でき、消費電力を低減することができる。

[0074]

また、前記低速プロセッサは、動作電圧を低く設定し、かつクロック周波数も 遅く設定することにより、遅延を解消することができ、消費電力を低減すること ができる。

[0075]

また、前記バス接続手段は、レジスタを有するとともに、前記処理判別手段による判別結果に基づいて前記レジスタを変更し、前記活性制御手段は、前記レジスタに基づいて前記プロセッサの活性化状態を制御することにより、ソフトウェアにより簡単な構成で活性化制御を行うことができ、消費電力も低減することができる。

[0076]

また、前記低速プロセッサは、前記アプリケーション処理完了後、前記活性制 御手段に自プロセッサの非活性を要求することにより、低速プロセッサを処理終 了後に自動的に動作を停止することができ、消費電力を低減することができる。

【図面の簡単な説明】

- 【図1】 本発明に係わるマルチプロセッサ装置の実施の形態1における機能構成図
- 【図2】 本発明に係わるマルチプロセッサ装置の実施の形態1における各プロセッサの動作状態を示す説明図
- 【図3】 本発明に係わるマルチプロセッサ装置の実施の形態2における機能構成図
- 【図4】 本発明に係わるマルチプロセッサ装置の実施の形態3における機能構成図
- 【図5】 本発明に係わるマルチプロセッサ装置の実施の形態3における各プロセッサの動作状態を示す説明図
- 【図6】 本発明に係わるマルチプロセッサ装置の実施の形態3における別の機能構成図
- 【図7】 従来のマイクロコンピュータにおける低消費電力化手段の機能構成図


【符号の説明】

- 1 高速プロセッサ
- 2 メモリ
- 3 高速バス
- 4 低速プロセッサ


- 5a、5b I/Oモジュール
- 6 周辺バス
- 7 バスアダプタ
- 8 活性制御手段
- 9 メモリ
- 10 初期化用メモリ
- 11 DMAコントローラ
- 71 レジスタ
- 81a、81b、82a、82b 切替部
- 101 高速処理部
- 102 低速処理部
- 201 CPU
- 202 制御回路
- 203 クロック選択回路
- 204 電源電圧選択回路
- 221 選択部
- 222、223、224 レジスタ
- 225 デコード部

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



【書類名】

要約書

【要約】

【課題】 信頼性が高く、回路規模が大きくても消費電力を十分に低減することのできるマルチプロセッサ装置を提供するものである。

【解決手段】 高速バスに接続された高速プロセッサと、低速バスに接続された低速プロセッサと、高速バスと低速バスとを接続するバスアダプタと、アプリケーションをどのプロセッサで処理すべきか判別するオペレーティングシステムと、オペレーティングシステムの判別結果に基づいて、アプリケーション処理を実行するプロセッサのクロックを起動し、それ以外のプロセッサのクロックを停止する活性制御手段とを備える。

【選択図】

図 1

出願 人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名.

三菱電機株式会社